

PAT-NO: JP02004288697A  
DOCUMENT-IDENTIFIER: JP 2004288697 A  
TITLE: SOLID-STATE IMAGING APPARATUS, METHOD OF  
DRIVING SAME,  
AND CAMERA  
PUBN-DATE: October 14, 2004

INVENTOR-INFORMATION:

NAME	COUNTRY
MURAKAMI, MASAFUMI	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP2003075767

APPL-DATE: March 19, 2003

INT-CL (IPC): H01L027/146, H04N005/335

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a solid-state imaging apparatus provided with a bidirectional shift register based on an NMOS dynamic circuit which does not lower a boot voltage even when the device is operated under a low voltage.

SOLUTION: This solid-state imaging apparatus has the bidirectional shift register which is formed of a dynamic logic circuit and sequentially selects the line or row of two-dimensionally arranged imaging devices. The bidirectional shift register has a plurality of steps of unit registers Res which hold signals, transistors Tr6 which respectively input signals to the unit registers Res, and transistors Tr4 which transmit the output signals Next

of the unit registers Res of the preceding stages to the transistors Tr6 in a forward shift mode. The register also has transistors Tr5 which transmit the output signals Next of the unit registers Res of the poststages to the transistors Tr6 in a backward shift mode.

COPYRIGHT: (C) 2005, JPO&NCIPI

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-288697

(P2004-288697A)

(43) 公開日 平成16年10月14日(2004.10.14)

(51) Int. Cl.<sup>7</sup>

H01L 27/146

H04N 5/335

F I

H01L 27/14

H04N 5/335

A

E

テーマコード(参考)

4M118

5C024

審査請求 未請求 請求項の数 9 O L (全 12 頁)

(21) 出願番号 特願2003-75767 (P2003-75767)  
 (22) 出願日 平成15年3月19日(2003.3.19)

(71) 出願人 000005821  
 松下電器産業株式会社  
 大阪府門真市大字門真1006番地  
 (74) 代理人 100109210  
 弁理士 新居 広守  
 (72) 発明者 村上 雅史  
 大阪府門真市大字門真1006番地 松下  
 電器産業株式会社内  
 Fターム(参考) 4M118 AB01 BA14 CA02 FA06 FA33  
 FA42  
 5C024 CY47 GY31 GZ01 HX01 HX02


(54) 【発明の名称】 固体撮像装置、固体撮像装置の駆動方法およびカメラ

(57) 【要約】

【課題】 低電圧動作でもブート電圧を低下させないNMOSダイナミック回路による双方向シフトレジスタを備えた固体撮像装置を提供する。

【解決手段】 ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタResと、各単位レジスタに信号を入力するトランジスタTr6と、順方向シフトモードにおいてトランジスタTr6に前段の単位レジスタResの出力信号Nextを伝達するトランジスタTr4と、逆方向シフトモードにおいてトランジスタTr6に後段の単位レジスタResの出力信号Nextを伝達するトランジスタTr5とを有する。

【選択図】 図1



## 【特許請求の範囲】

## 【請求項1】

ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、  
前記双方向シフトレジスタは、  
信号を保持する複数段の単位レジスタと、  
各単位レジスタに信号を伝達する第1トランジスタと、  
順方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第1トランジスタに伝達する第2トランジスタと、  
逆方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第1トランジスタに伝達する第3トランジスタと  
を有することを特徴とする固体撮像装置。

10

## 【請求項2】

前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、位相が異なる第1クロック信号と第2クロック信号により交互に動作し、  
前記各第1トランジスタは、第1クロック信号及び第2クロック信号のうち、信号入力先の単位レジスタのクロック信号とは異なるクロック信号によりオンすることを特徴とする請求項1記載の固体撮像装置。

20

## 【請求項3】

前記各第1トランジスタは常時オンであることを特徴とする請求項1記載の固体撮像装置。

## 【請求項4】

ダイナミックロジックにより形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置において反転画像と通常画像とを取得するための撮像素子の駆動方法であって、  
前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタと、各単位レジスタに信号を伝達する第1トランジスタと、順方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第1トランジスタに伝達する第2トランジスタと、逆方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第1トランジスタに伝達する第3トランジスタとを有し、  
前記駆動方法は、  
反転画像取得モードにおいて各第2トランジスタをオフに各第3トランジスタをオンに設定し、通常画像取得モードにおいて各第2トランジスタをオンに各第3トランジスタをオフに設定する設定ステップと、  
第2及び第3トランジスタが設定された後前記双方向シフトレジスタをシフト動作させるシフトステップと  
を有することを特徴とする固体撮像装置の駆動方法。

30

40

## 【請求項5】

前記シフトステップにおいて、  
前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、第1クロック信号及び第2クロック信号により交互に動作させ、  
前記各第1トランジスタを、第1クロック信号及び第2クロック信号のうち、信号入力先の単位レジスタの動作クロックとは異なるクロック信号によりオンすることを特徴とする請求項4記載の固体撮像装置の駆動方法。

## 【請求項6】

前記シフトステップにおいて、前記各第1トランジスタを常時オンにすることを特徴とする請求項4記載の固体撮像装置の駆動方法。

50

## 【請求項 7】

ダイナミックシフトレジスタにより形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置を備えるカメラであって、

前記双方向シフトレジスタは、

信号を保持する複数段の単位レジスタと、

各単位レジスタに信号を伝達する第 1 トランジスタと、

順方向シフトモードにおいて第 1 トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第 1 トランジスタに伝達する第 2 トランジスタと、

逆方向シフトモードにおいて第 1 トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第 1 トランジスタに伝達する第 3 トランジスタと

を有することを特徴とするカメラ。

## 【請求項 8】

前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、第 1 クロック信号及び第 2 クロック信号により交互に動作し、

前記各第 1 トランジスタは、第 1 クロック信号及び第 2 クロック信号のうち、信号入力先の単位レジスタの動作クロックとは異なるクロック信号によりオンする

ことを特徴とする請求項 7 記載のカメラ。

## 【請求項 9】

前記各第 1 トランジスタは常時オンである

ことを特徴とする請求項 7 記載のカメラ。

## 【発明の詳細な説明】

## 【0001】

## 【発明の属する技術分野】

ダイナミック型シフトレジスタを含む MOS 型固体撮像装置に関し、特に走査方向を反転するダイナミック型シフトレジスタの改良に関する。

## 【0002】

## 【従来の技術】

近年、固体撮像装置の一つとして、増幅型 MOS センサを用いた固体撮像装置が注目されている。この固体撮像装置は、画素を表す各セル毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度という特徴を持つ。

## 【0003】

このような固体撮像装置では、二次元に配列された画素を有する撮像素子を水平走査又は垂直走査する回路としてダイナミック型シフトレジスタが用いられ、回路の簡素化、高密度化及び低消費電力化を図っている。

## 【0004】

図 7 は、従来の一般的な固体撮像装置の概略構成を示すブロック図である。この固体撮像装置は、二次元に配列された画素を有する撮像部 61 と、撮像部 61 の一行を選択するための行選択信号を出力するシフトレジスタ 62 と、選択された行内の一画素するための画素選択信号を出力するシフトレジスタ 63 と、選択された画素から画素信号を取り出す画素処理部 64 と、取り出された画素信号を増幅するプリアンプ 65 とを備える。

## 【0005】

シフトレジスタ 63 は、通常は画素を左から右へ一方方向に走査するのが一般的である。これに対して、左右反転させた画像を得るために双方向に走査することを可能にする技術が特許文献 1 に開示されている。

## 【0006】

図 8 は、特許文献 1 等の従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。

同図において、Res 1、Res 2・・・（何れか 1 つを指す場合は Res と略す）は、

入力信号  $I_n$  の論理値をクロック信号  $Clk$  に同期して内部に記憶し、記憶した論理値を出力信号  $Out$  及び出力信号  $Next$  として出力する単位レジスタである。 $Tr4-1$ 、 $Tr4-2 \cdots$  (同  $Tr4$ ) はそれぞれ通常動作 (右シフト) モードでオンになるトランジスタであり、単位レジスタ  $Res(N)$  の保持値を単位レジスタ  $Res(N+1)$  に伝える。 $Tr5-1$ 、 $Tr5-2 \cdots$  (同  $Tr5$ ) はそれぞれ反転動作 (左シフト) モードでオンになるトランジスタであり、単位レジスタ  $Res(N)$  の保持値を単位レジスタ  $Res(N-1)$  に伝える。

#### 【0007】

また、図中の  $Norm$  信号及び  $Rev$  信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方がハイレベルに指定される。通常動作モードでは  $Norm$  信号がハイレベル、反転動作モードでは  $Rev$  信号がハイレベルである。

10

#### 【0008】

図9(a)は、右にシフトする通常動作を示すタイムチャートである。同図において、 $Clk1$  信号及び  $Clk2$  信号はシフト動作の基準となる二相クロック信号である。 $Clk1$  信号は奇数番目の単位レジスタに、 $Clk2$  信号は偶数番目の単位レジスタに入力される。これにより、奇数番目の単位レジスタと偶数番目の単位レジスタとが交互に動作する。

#### 【0009】

まず、単位レジスタ  $Res1$  は、 $Clk1$  信号 (図中▲1▼) に同期して、ハイレベル状態の入力信号  $In1$  を昇圧して (ブートと呼ぶ) 内部に保持する (同▲2▼)。これと同時に画素選択信号として  $Out1$  信号を出力し (同▲3▼)、 $Next1$  信号をハイレベルにする。このとき、 $Clk1$  信号が入力された他の奇数番目の単位レジスタは、その入力がローレベル (又はハイインピーダンス状態) であり、内部にハイレベルを取り込まない。

20

#### 【0010】

通常モードでは、 $Next1$  信号のハイレベルはトランジスタ  $Tr4-1$  を介して単位レジスタ  $Res2$  の入力信号  $In2$  として単位レジスタ  $Res2$  に入力される。

次に、単位レジスタ  $Res2$  は、 $Clk2$  信号 (図中▲4▼) に同期してハイレベル状態である入力信号  $In2$  ( $Next1$  でもある) をブートして内部に保持する (同▲5▼) と同時に画素選択信号として  $Out2$  を出力し (同▲6▼)、 $Next2$  信号をハイレベルにする。このとき、 $Clk2$  信号が入力された他の偶数番目の単位レジスタは、その入力がローレベル (又はハイインピーダンス状態) であり、内部にハイレベルを取り込まない。

30

#### 【0011】

このように通常動作では、左から右に  $Out1$ 、 $Out2$ 、 $Out3 \cdots$  を順に出力する。

図9(b)は、左シフトする反転動作モードを示すタイムチャートである。反転動作モードでは、トランジスタ  $Tr4$  群ではなくトランジスタ  $Tr5$  群がオンになっている。これにより、各単位レジスタの  $Next(N)$  信号は左の単位レジスタの  $In(N-1)$  信号に入力される。その結果、同図(b)では、同図(a)とは異なり、 $In3$ 、 $In2$ 、 $In1$  の順に単位レジスタ内部にハイレベルが保持され、 $Out3$ 、 $Out2$ 、 $Out1$  の順に画素選択信号が出力される。

40

#### 【0012】

図10(a)は、単位レジスタの構成を示す回路図である。同図のように単位レジスタは、NMOS型トランジスタ  $Tr1$ 、 $Tr2$ 、キャパシタ  $C1$  からなる。入力信号  $In$  がハイレベルである場合の単位レジスタの動作説明図を図10(b)に示す。入力信号  $In$  がハイレベルであるので、クロック信号  $Clk$  の立ち上がり (図中▲1▼) の前に、トランジスタ  $Tr1$  のゲート容量及びキャパシタ  $C1$  の電位によってトランジスタ  $Tr1$  のゲート電極は既にハイレベルになっている。この状態で、クロック信号  $Clk$  がローレベルからハイレベルに立ち上がると、トランジスタ  $Tr1$  のゲート電圧  $In$  がキャパシタ  $C1$  を

50

介してブートされる（同▲2▼）。また、トランジスタTr1はゲートにハイレベルよりも高電圧が印加されることから、ゲート下のポテンシャルがクロック（clk）のハイレベル以上になり、Out信号にClk信号のハイレベルが出力される（同▲3▼）。Clk信号が立ち下がると、Out信号にClk信号のローレベルが出力される。このとき、Next信号は、一方向性トランジスタTr2のゲート容量にハイレベルが保持されているので、Clk信号が立ち下がった後もハイレベルを出力する。

#### 【0013】

一方、入力信号Inがローレベル（又はフローティング）である場合にはブートトランジスタTr1がオンしないので、クロック信号Clkが入力されても、Out信号、Next信号は何れもローレベル（又はフローティング）のままである。

10

#### 【0014】

なお、キャパシタC1は、次段のOut出力によってローレベルにリセットされる。図8の示したブロック図では、キャパシタC1をリセットする回路を省略している。

#### 【0015】

このように、従来の双方向シフトレジスタは、単位レジスタは2つのNMOSトランジスタと1つのキャパシタという簡素なダイナミックロジック回路により構成される。

#### 【0016】

#### 【特許文献1】

特開昭64-44178号公報

#### 【0017】

20

#### 【発明が解決しようとする課題】

しかしながら、上記従来技術における双方向シフトレジスタによれば通常動作モードと反転動作モードとを選択可能にするために単位レジスタ毎にトランジスタTr4とトランジスタTr5とを備えることから、図10(a)に示した入力信号In（トランジスタTr1のゲートとキャパシタC1への入力）の浮遊容量が大きくなり、NMOSダイナミックロジック回路で形成されるシフトレジスタの安定動作に不可欠であるブート電圧が低下するという問題がある。この場合の入力Inに対する浮遊容量としては、トランジスタTr4とトランジスタTr5のそれぞれの容量成分と、その配線における浮遊容量である。

#### 【0018】

特に、近年のカメラ付き携帯電話機やデジタルカメラなどにおける電源の低電圧化に伴って、NMOSダイナミックロジック回路の動作電圧マージンが少なくなっている。低電圧で動作する固体撮像装置においてはブート電圧低下の問題はより顕著になる。上記シフトレジスタは数百～数千のオーダの段数を有するので、ブート電圧の低下は後段になるほど蓄積されて選択信号が出力されなくなる可能性がある。そうなれば、例えば、画像におけるある行またはある列以降における画素が真っ黒になる等の動作不良につながる。また、上記問題に鑑み本発明は、低電圧動作でもブート電圧を低下させないNMOSダイナミック回路による双方向シフトレジスタを備えた固体撮像装置、固体撮像装置の方法及びカメラを提供することを目的とする。

30

#### 【0019】

#### 【課題を解決するための手段】

40

上記課題を解決するため本発明の固体撮像装置は、ダイナミックロジック回路により形成され、二次元に配列された撮像素子の行又は列を順次選択する双方向シフトレジスタを有する固体撮像装置であって、前記双方向シフトレジスタは、信号を保持する複数段の単位レジスタと、各単位レジスタに信号を入力する第1トランジスタと、順方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での前段の単位レジスタの出力信号を当該第1トランジスタに伝達する第2トランジスタと、逆方向シフトモードにおいて第1トランジスタによって信号が伝達される単位レジスタの順方向での後段の単位レジスタの出力信号を当該第1トランジスタに伝達する第3トランジスタとを有する。

#### 【0020】

50

この構成によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ず第1トランジスタを介して入力されるので、単位レジスタの入力における浮遊容量は、第1トランジスタの容量成分のみとなる。これにより、第2トランジスタの容量成分と、第3トランジスタの容量成分と、後段の単位レジスタから第3トランジスタを介して引き回される配線の浮遊容量とが、単位レジスタの入力負荷となることを解消しているので、入力負荷を小さくしている。単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止することができるという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。

#### 【0021】

10

ここで、前記複数段の単位レジスタ中の奇数番目の各単位レジスタと、偶数番目の単位レジスタとは、位相が異なる第1クロック信号と第2クロック信号により交互に動作し、前記各第1トランジスタは、第1クロック信号及び第2クロック信号のうち、信号入力先の単位レジスタのクロック信号とは異なるクロック信号によりオンするように構成してもよい。

#### 【0022】

この構成によれば、単位レジスタの動作時（ブート時）には第1トランジスタがオフになっているので、第1トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。

#### 【0023】

20

ここで、前記各第1トランジスタは常時オンであるように構成してもよい。

この構成によれば、単位レジスタの動作時（ブート時）には第1トランジスタがオンになっているので、第1トランジスタのゲートによる容量成分も入力負荷としてブート電圧に影響するが、第1トランジスタをクロック信号によりオンオフによる電力消費が発生しないので回路の低消費電力化を図り、第1トランジスタへのクロック信号の配線が不要なので回路の簡素化を図ることができる。

#### 【0024】

また、本発明の固体撮像装置の駆動方法及びカメラも上記と同様の手段、作用、効果を有する。

#### 【0025】

30

#### 【発明の実施の形態】

図1は、本発明の実施の形態におけるシフトレジスタの構成を示すブロック図である。このシフトレジスタは、図6のような固体撮像装置を備えるカメラにおいて、行選択信号を出力するシフトレジスタ62、画素選択信号を出力するシフトレジスタ63の何れか、又は両者として備えられる。

#### 【0026】

図1のようにシフトレジスタは、単位レジスタRes1、Res2、・・・と、トランジスタTr4-1、Tr4-2・・・（何れか1つを指す場合はTr4と略す）と、トランジスタTr5-1、Tr5-2・・・（同Tr5）と、トランジスタTr6-1、Tr6-2・・・（同Tr6）とを備え、トランジスタTr6を単位レジスタResの入力Inの直前に備えることにより、入力Inの浮遊容量の低減を図っている。

40

#### 【0027】

単位レジスタResは、入力信号Inの論理値をクロック信号Clkに同期して内部に記憶し、記憶した論理値を出力信号Out及び出力信号Nextとして出力する。ここで論理値はハイレベルとフローティングの2状態の何れか又はハイレベルとローレベルの2つの状態の何れかである。ただし、入力信号Inの現れる電圧は、単位レジスタ内部でブートされるので一時的にハイレベルよりも高電圧になる。単位レジスタresの個々の構成は図10(a)に示した構成と同じであり、内部動作タイミングも図10(b)と同じであるので説明を省略する。

#### 【0028】

50



トランジスタ  $T r 4$  は、それぞれ通常動作（順方向シフト）モードでオンになるトランジスタであり、左から  $N$  番目の単位レジスタ  $R e s N$  から出力される論理値を  $(N + 1)$  番目の単位レジスタ  $R e s (N + 1)$  に伝える。

【0029】

トランジスタ  $T r 5$  は、それぞれ反転動作（逆方向シフト）モードでオンになるトランジスタであり、単位レジスタ  $R e s N$  から出力される論理値を単位レジスタ  $R e s (N - 1)$  に伝える。

【0030】

トランジスタ  $T r 6$  は、それぞれ単位レジスタの入力  $I n$  とトランジスタ  $T r 4$  及び  $T r 5$  との間に設けられ、当該単位レジスタのシフト動作の前にオンになりシフト動作時はオフになるように、当該単位レジスタの動作クロックとは逆相のクロック信号によりオンオフする。

【0031】

図中の  $N o r m$  信号及び  $R e v$  信号は、外部から通常動作モードか反転動作モードかを指定するための信号であり何れか一方が  $H$ （ハイ）レベルに指定される。通常動作モードでは  $N o r m$  信号がハイレベル、反転動作モードでは  $R e v$  信号がハイレベルである。

【0032】

$C l k 1$  信号は、 $C l k 2$  信号は、位相が異なるクロック信号であり（図2（a）、（b）参照）、奇数番目の各単位レジスタと偶数番目の各単位レジスタとが交互に入力信号を取り込む動作をするように供給される。そのため、 $C l k 1$  信号は奇数番目の各単位レジスタに供給され、 $C l k 2$  信号は偶数番目の各単位レジスタに供給されている。これに加えて、本実施形態では、 $C l k 2$  信号は奇数番目の各単位レジスタ入力側のトランジスタ  $T r 6$  にも供給され、 $C l k 1$  信号は偶数番目の各単位レジスタ入力側のトランジスタ  $T r 6$  にも供給されている。これにより、各単位レジスタにおける入力信号の取り込み動作時にはトランジスタ  $T r 6$  がオフになり、トランジスタ  $T r 4$  及びトランジスタ  $T r 5$  による容量成分の負荷を遮断することに加えて、トランジスタ  $T r 6$  のゲート容量も単位レジスタ入力の負荷としてかからなくなる。

【0033】

なお、図10（a）に示したキャパシタ  $C 1$  は、次段の  $O u t$  出力によってローレベルにリセットされる。図1の示したブロック図では、キャパシタ  $C 1$  をリセットする回路は本発明の主眼はないので省略している。

【0034】

図2（a）は、順方向シフトする通常動作を示すタイムチャートである。同図において、 $C l k 1$  信号及び  $C l k 2$  信号はシフト動作の基準となる二相クロック信号である。順方向シフトする通常動作では、 $N o r m$  信号、 $R e v$  信号は、ハイレベル、ローレベルにそれぞれ設定される。これにより、トランジスタ  $T r 4$  がオン状態に、トランジスタ  $T r 4$  がオフ状態になる。

【0035】

まず、単位レジスタ  $R e s 1$  は、 $C l k 1$  信号（例えば図中▲1▼）に同期して、ハイレベル状態の入力信号  $I n 1$  をブートして（昇圧して）内部に保持する（同▲2▼）。これと同時に画素選択信号として  $O u t 1$  信号を出力し（同▲3▼）、 $N e x t 1$  信号をハイレベルにする。上記  $C l k 1$  信号の立ち上がりから立下りまでの期間、偶数番目のトランジスタ  $T r 6 - 2$  はオンになり（同▲2▼）、単位レジスタ  $R e s 1$  の  $N e x t$  信号が単位レジスタ  $R e s 2$  の  $I n$  入力に伝達される（同▲3▼）。これにより単位レジスタ  $R e s 2$  内のキャパシタ  $C 1$  にハイレベルが入力され、 $C l k 1$  が立下った後も保持される。

【0036】

このときの様子を図3に示す。同図のように、 $C l k 1$  信号がハイレベルになり単位レジスタ  $R e s 1$  の出力信号  $N e x t 1$  が、トランジスタ  $T r 4 - 1$  及びトランジスタ  $T r 6 - 1$  を介して後段の単位レジスタ  $R e s 2$  の入力信号  $I n 2$  として入力される。

【0037】

さらに、図2(a)において、Clock 2信号が立ち上がると(同▲4▼)、単位レジスタRes 2内のキャパシタC 1に保持された信号はブートされ(同▲5▼)、単位レジスタRes 2からOut 2信号及びNext 2信号が出力される。

【0038】

このときの様子を図4に示す。Clock 2信号がハイレベルの期間は、トランジスタTr 6-2がオフなので、このときの単位レジスタRes 2入力における浮遊容量はトランジスタTr 6-2の容量成分のみとなり、ブート電圧の低下を防止することになる。

【0039】

また、図2(b)は、逆方向シフトする反転動作を示すタイムチャートである。逆方向シフトする反転動作では、Norm信号、Rev信号は、ローレベル、ハイレベルにそれぞれ設定される。これにより、トランジスタTr 4がオフ状態に、トランジスタTr 4がオン状態になる。これにより、図2(a)におけるトランジスタTr 4の代わりにトランジスタTr 5を介して、順方向では後段の単位レジスタの出力信号Nextがその前段の単位レジスタの入力信号Inとして入力されることになる。その結果逆方向にシフトすることになる。ここで、「前段」とは一段上流側の単位レジスタをいう。「後段」とは信号の一段下流側の単位レジスタをいう。

【0040】

このような逆方向のシフト動作は、双方向シフトレジスタが固体撮像装置の行を選択する場合には、固体撮像装置は上下反転画像を出力することになる。例えば、カメラにおいて回転可能な表示パネルを有している場合に、表示パネルが正面方向を向いている場合は、順方向シフトによる通常動作モード、表示パネルが正面とは反対の方向を向いている場合は、逆方向シフトによる反転動作モードとして利用することができる。

【0041】

また、双方向シフトレジスタが固体撮像装置の列を選択する場合には、固体撮像装置は左右反転画像を出力することになる。例えば、カメラにおいてミラーの反射を介して撮影する場合などに利用することができる。

【0042】

以上説明してきたように本発明の実施形態におけるダイナミックNMOS型双方向シフトレジスタによれば、単位レジスタResへの入力信号は順方向モードと逆方向モードの何れの場合であっても、必ずトランジスタTr 6を直前に介して入力されるので、単位レジスタResの入力Inにおける浮遊容量は、トランジスタTr 6の容量成分のみとなる。これにより、トランジスタTr 4の容量成分と、トランジスタTr 5の容量成分と、後段の単位レジスタからトランジスタTr 5を介して引き回される配線の浮遊容量とが、単位レジスタResの入力負荷となることを遮断しているため、単位レジスタRes入力の負荷容量を小さくしている。これにより単位レジスタRes内におけるブート電圧が上記入力負荷により低下することを防止することができる。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。

【0043】

図5は、本発明の他の実施形態におけるダイナミックNMOS型双方向シフトレジスタの構成を示す図である。同図の双方向シフトレジスタは、図4に示したシフトレジスタと比較して、トランジスタTr 6のゲートにクロック信号が入力される代わりに電源電圧VDDが印加されている点が異なっている。この構成によれば、各トランジスタTr 6は、常にオン状態となる。単位レジスタresの動作時(ブート時)にはトランジスタTr 6がオンになっているので、トランジスタTr 6オン時容量成分が入力負荷となるが、2つのトランジスタTr 4、トランジスタTr 5の容量成分よりも小さい。

【0044】

図6(a)は図5のトランジスタTr 6、同図(b)は図1のトランジスタTr 6の容量についての説明図である。同図(a)(b)において、横軸の右は単位レジスタ内のキャパシタC 1に、横軸の左はトランジスタTr 4及びTr 5に接続されている。縦軸は下方

向にトランジスタ $T_{r6}$ における電位及びブート電圧の大きさを表している。図中の黒塗りは浮遊容量を表している。白抜き部分はトランジスタ内のゲート電極により形成される電位の障壁の大きさを模式的に表している。

【0045】

同図(a)ではトランジスタ $T_{r6}$ のゲートが電源電圧 $V_{DD}$ であることからトランジスタがオンしている。単位レジスタの入力 $I_n$ のキャパシタから見れば、黒塗りで示した容量 $C_f$ が負荷容量となる。

【0046】

同図(b)では、ブート時にトランジスタ $T_{r6}$ がオフすることにより、黒塗りで示した浮遊容量 $C_f$ が障壁により遮断され、負荷容量としての影響がなくなる。

10

【0047】

このように、同図(b)の方がブート電圧の低下を防止する程度が優れているといえるが、同図(a)の方がクロック信号によりトランジスタ $T_{r6}$ のオンオフによる電力消費が発生しない点と制御が不要である点で優れている。電源電圧がより低い場合は図1のシフトレジスタ、比較的高い場合は図5のシフトレジスタを採用する等適宜選択的に利用などの使い分けをすればよい。

【0048】

【発明の効果】

本発明によれば、単位レジスタへの入力信号は順方向モードと逆方向モードの何れの場合であっても、単位レジスタの入力における浮遊容量は、第1トランジスタの容量成分のみとなり、単位レジスタ入力の負荷を小さくしている。これにより、単位レジスタ内におけるブート電圧が上記入力負荷により低下することを防止するという効果がある。加えて、低電源電圧で固体撮像素子が駆動される場合でもブート電圧を確保することができるので、電源電圧の低電圧化に適しているという効果がある。

20

【0049】

また、単位レジスタの動作時(ブート時)には第1トランジスタをオフにすれば、第1トランジスタのゲートによる容量成分が入力負荷となることをも防止することができる。

【図面の簡単な説明】

【図1】本発明の実施の形態におけるダイナミックNMO S型双方向シフトレジスタの構成を示すブロック図である。

30

【図2】(a)順方向シフトする通常動作を示すタイムチャートである。

(b)逆方向シフトする反転動作を示すタイムチャートである。

【図3】トランジスタ $T_{r6}$ を介して、前段の信号を入力する様子を示す説明図である。

【図4】トランジスタ $T_{r6}$ がオフのときの単位レジスタ内部のブートする様子を示す説明図である。

【図5】本発明の他の実施形態におけるダイナミックNMO S型双方向シフトレジスタの構成を示す図である。

【図6】(a)ブート時にトランジスタ $T_{r6}$ がオンである場合の説明図である。

(b)ブート時にトランジスタ $T_{r6}$ がオフである場合の説明図である。

【図7】従来一般的な固体撮像装置の概略構成を示すブロック図である。

40

【図8】従来技術における双方向に走査可能なダイナミック型シフトレジスタの部分的な構成を示すブロック図である。

【図9】(a)右にシフトする通常動作を示すタイムチャートである。

(b)左にシフトする反転動作を示すタイムチャートである。

【図10】(a)単位レジスタの構成を示す回路図である。

(b)入力信号がハイレベルである場合の単位レジスタの動作説明図である。

【符号の説明】

61 撮像部


62 シフトレジスタ

63 シフトレジスタ


50

6 4 信号処理部  
 6 5 プリアンプ  
 R e s 単位レジスタ  
 T r 1 トランジスタ  
 T r 2 トランジスタ  
 T r 4 トランジスタ  
 T r 5 トランジスタ  
 T r 6 トランジスタ  
 C 1 キャパシタ


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】



【図 8】



【図 9】



【図 10】

